Histoire du calcul vectoriel : du CRAY-1 aux extensions vectorielles SVE (ARM) et RISC-V

Séance reportée en raison de la mobilisation générale prévue le 19 janvier!

Elle s’attachera à définir les différentes architectures mises en jeu : superordinateur vectoriel, extensions SIMD (Single Instruction Multiple Data), extensions vectorielles, et les raisons qui ont incité de passer de l’une à l’autre. 

Daniel Etiemble est intervenu plusieurs fois dans le séminaire. Il a consacré son travail de recherche à l'étude de l'architecture, de la conception de la logique et du matériel des ordinateurs. Ses travaux ont été valorisés par 3 brevets, plus de 90 publications dans des revues prestigieuses, telles celles de l'IEEE, ou des conférences internationales, et un livre, publié  en 1992, sur l'architecture des processeurs RISC.